Ahoj, jak sa tu riesil ten GPU mining, spominali sa aj FPGA. Mam 3 dosky Ztex 1.15y (https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html), na ktorych sa kedysi minoval bitcoin. Ale AFAIK sa na ziadnu dalsiu menu nehodia hlavne kvoli tomu, ze maju malo pamate. Druha vec je, ze je totalne netrivialne pre to nieco napisat, ja som sa kedysi po 3 mesiacoch zmohol na pipelinovany DES cracker design (1 takt/1 vyskusana hodnota), ktoremu chybala multicore paralelizacia dorobit - proste taka slabsi a nedokonceny COPACOBANA cracker. K tym Spartanom 6 je potreba bud plateny alebo trial Xilinx ISE (na free webpack verziu su tie Spartany prilis velke). Druha "vyzva" je Cypress EZUSB controller, ktorym tie FPGA komunikuju s vonkajsim svetom. V zasade je to 8051, co mi prislo ako vacsia pruda nez vyvoj Verilog designu pre FPGA (nejake gcc s 8051 backendom sa ale najde). Sample zdrojaky toho btcmineru: https://github.com/gr0bi42/BTCMiner (obsahuje Verilog zdrojaky k FPGA, constraints file, firmware pre EZUSB) Keby niekoho napadlo co s tym a bol by schopny k tomu nieco napisat, tak mozem zapozicat. Zatial asi jediny iny pouzitelny bitstream pre tie Ztexy, co som videl, bol nejaky cracker niecoho k John the Ripper. OM